FPGA를 이용한 실시간 영상의 이중선형보간법 고속화 설계

황선정¹^{, *} ; 이다빈¹ ; 박성현¹ ; 김홍락²

1LIG넥스원 PGM탐색기연구소 선임연구원
2LIG넥스원 PGM탐색기연구소 수석연구원

Design of High-speed Bilinear Interpolation for Real Time Video Using FPGA

Seon-Jeong Hwang¹^{, *} ; Da-Been Lee¹ ; Sunghyun Park¹ ; Hong-Rak Kim²

1Research engineer, PGM RF & IIR Seeker R&D Lab, LIG Nex1
2Chief research engineer, PGM RF & IIR Seeker R&D Lab, LIG Nex1

Correspondence to: ^*Seon-Jeong Hwang PGM Seeker Lab, LIG Nex1, Gyunggi-Do, Republic of Korea 333 Pangyo-ro, Bundang-gu, Seongnam-si, Gyeonggi-do, 13488, Republic of Korea Tel: +82-31-326-9305 Fax: +82-31-326-9007 E-mail: seonjeong.hwang@lignex1.com

초록

본 논문에서는 이중선형보간법을 이용하여 실시간 영상의 크기를 축소하였다. 우선, 원 영상과 축소할 영상의 크기의 비율을 계산하여 대응되는 좌표를 구한다. 이후, 계산된 좌표의 인접 좌표 픽셀을 이용하여 좌표의 픽셀 세기를 구한다. 해당 계산 과정은 병렬로 처리하여 연산 시간을 단축하였다. CPU에서도 동일한 연산을 시행하여 FPGA에서 병렬처리한 연산 결과와 비교하였다.

Abstract

This study reduced real-time image size using bilinear interpolation. First, calculate the ratio of the size of the original image and the image to be reduced to obtain the corresponding coordinates. After, calculate pixel intensity of the coordinates using the adjacent coordinate pixels of the calculated coordinates. Process time of the calculate process is reduced by using parallel-processing. Also, same calculation was processed on the CPU and compared with the results of the parallel processing on the FPGA.

Keywords:

Parallel Processing, Bilinear Interpolation, Real-Time Video Processing, FPGA

키워드:

병렬처리, 이중선형보간법, 실시간 영상처리

Acknowledgments

이 논문은 2023년도 한국해군과학기술학회 동계학술대회 발표 논문임.

References

Bok-Deuk Song et al., “Automatic Drawing Conformity Inspection System Using Image Features Matching and Bilinear Interpolation,” J. KIEEME, Vol. 25, No. 4, 2012, pp. 321-327. [https://doi.org/10.4313/JKEM.2012.25.4.321]